NXP, TSMC trazem MRAM embutido para MCUs automotivos...
Mar 07, 2023IDE para NXP S32Z/S32E reais
Mar 09, 2023Chips automotivos NXP MRAM e o semiverso de Lam
Mar 11, 2023Carmignac Gestion compra 207.465 ações da NXP Semiconductors (NASDAQ:NXPI)
Mar 13, 2023Taxa de crescimento do mercado de placa de interface de rede inteligente (SmartNIC) e perspectivas estratégicas até 2029
Mar 15, 2023Intel lança Agilex FPGA para redes inteligentes
Por Andy Patrizio, Network World |
Andy Patrizio é um escritor freelancer de tecnologia baseado em Orange County, Califórnia. Ele escreveu para uma variedade de publicações, desde Tom's Guide to Wired até Dr. Dobbs Journal.
A Intel lançou um gate array programável em campo - Agilex 7 com R-Tile - que apresenta recursos PCIe 5.0 e CXL para processamento de cargas de trabalho de rede.
O Agilex FPGA é usado principalmente em smartNICs que descarregam o processamento do tráfego de rede da CPU, liberando assim a capacidade da CPU para outras tarefas. A Intel vê a Agilex desempenhando um papel importante em data centers, telecomunicações e serviços financeiros, entre outras indústrias de alto tráfego.
O Agilex é uma evolução das antigas linhas Stratix e Arria FPGA e foi projetado para refletir as mudanças no desempenho e nos recursos. O Agilex 7 é a segunda família FPGA mais poderosa do portfólio Agilex.
Com este lançamento, o Agilex passou por uma grande mudança. A versão anterior era um produto PCI Express 4.0, construído em um design Stratix 10 DX em 14nm. Esta nova versão suporta PCI Express 5.0 e usa um design de chiplet que divide o silício em vários chips menores no processo de 7 nm.
Com a abordagem de chiplet da Intel, o Agilex 7 com R-Tile combinado com o F-Tile, anunciado no início deste ano, oferece 116 Gbps de largura de banda do transceptor, o throughput mais rápido entre os FPGAs da Intel.
Ele também suporta hard IP, o que significa que funções como controladores de memória e processadores de sinais digitais são codificados no silício, em vez de soft IP, que é programado. O IP não pode ser modificado, mas também funciona muito mais rápido e reduz o tempo de design para desenvolvimento e implantação de produtos.
O R-Tile faz parte do novo design de chiplet onde os chiplets são conectados por uma interconexão de alta velocidade. O R-Tile é um chip complementar ao FPGA que suporta especificamente conexões PCI Express de alta velocidade e se integra a CPUs para acelerar cargas de trabalho de computação de alto desempenho.
O Agilex 7 oferece suporte a CXL 1.1 e oferecerá suporte à próxima geração de CPUs compatíveis com CXL 2.0 quando forem lançados. CXL é uma interconexão de alta velocidade que permite comunicação direta de memória para memória para compartilhamento de dados sem a necessidade de passar por CPUs e barramentos. A Intel está dizendo que as compilações do Agilex 7 agora suportam CXL 1.1 e oferecerão suporte a recursos CLX 2.0 selecionados, com validação, interoperabilidade e qualificação pendentes com CPUs futuras.
O Agilex 7 está sendo enviado para clientes OEM agora.
Em seguida, leia isto:
Andy Patrizio é um jornalista freelancer baseado no sul da Califórnia que cobre a indústria de computadores há 20 anos e construiu todos os PCs x86 que já teve, laptops não incluídos.
Direitos autorais © 2023 IDG Communications, Inc.
Em seguida, leia isto: